示波器检验串行和并行总线设计

示波器检验串行和并行总线设计北京凡实测控代理RIGOL、艾德克斯
为调试嵌入式系统，包括同时拥有并行总线和串行总线的系统，集成示波器提供了多种实用工具，包括处理串行总线的协议分析仪以及处理并行总线的逻辑分析仪。

　　在本例中，在串行方面，设计采用一条SPI 串行总线。由于这是一条简单的总线，示波器只需捕获构成SPI串行总线的三个信号。

　　在简单地定义几个串行总线参数后，如数字门限电平和和串行信号配置，示波器自动解码总线数据，避免了手动解码总线数据，节省几个小时的时间，减少昂贵的错误。

　　这条SPI 串行总线驱动着一个串行到并行转换器。为了检验串行总线和并行总线之间的时序关系，数字通道采集了8个并行总线信号。在定义几个总线参数后，并行总线被自动解码和显示。示波器可以一次解码和显示较多两条并行总线或串行总线。通过同步显示两条总线，串行总线数据和并行总线数据之间的时序关系变得很明显。在大多数情况下，并行总线值会被设置成传送串行数据包之后的串行总线数据值。

　　为简化调试任务，可以设置串行触发，稳定显示，捕获特定串行事件。在这种情况下，我们把触发设置成每次在串行总线上传送十六进制数据值B0时捕获信号。如图3所示，在传送十六进制串行值B0时，并行总线值没有变化。进一步调查显示，设计的工作方式与预期方式差距较大。